LCMXO640C-3TN144I FPGA – polje programabilnih kapija 640 LUTS 113 I/0
♠ Opis proizvoda
Atribut proizvoda | Vrijednost atributa |
Proizvođač: | Lattice |
Kategorija proizvoda: | FPGA - polje programabilnih kapija |
RoHS: | Detalji |
Serija: | LCMXO640C |
Broj logičkih elemenata: | 640 LE |
Broj ulaza/izlaza: | 113 I/O |
Napon napajanja - Min: | 1,71 V |
Napon napajanja - Max: | 3.465 V |
Minimalna radna temperatura: | - 40 C |
Maksimalna radna temperatura: | + 100 C |
Brzina prijenosa podataka: | - |
Broj primopredajnika: | - |
Stil montaže: | SMD/SMT |
Paket/futrola: | TQFP-144 |
Pakovanje: | Tray |
Brand: | Lattice |
Distribuirana RAM memorija: | 6,1 kbit |
Visina: | 1,4 mm |
dužina: | 20 mm |
Maksimalna radna frekvencija: | 500 MHz |
Osetljivo na vlagu: | Da |
Broj blokova logičkog niza - LAB: | 80 LAB |
Radna struja napajanja: | 17 mA |
Radni napon napajanja: | 1,8 V/2,5 V/3,3 V |
Vrsta proizvoda: | FPGA - polje programabilnih kapija |
Fabrička količina pakovanja: | 60 |
Podkategorija: | Programabilne logičke IC-ove |
Ukupna memorija: | 6,1 kbit |
širina: | 20 mm |
Težina jedinice: | 1.319 g |
Nepostojan, beskonačno rekonfigurabilan
• Instant-on – uključuje se u mikrosekundama
• Jedan čip, nije potrebna eksterna konfiguraciona memorija
• Odlična sigurnost dizajna, nema protoka bitova za presretanje
• Ponovo konfigurišite logiku zasnovanu na SRAM-u u milisekundama
• SRAM i stalna memorija koja se može programirati preko JTAG porta
• Podržava pozadinsko programiranje nepromjenjive memorije
Sleep Mode
• Omogućava smanjenje statičke struje do 100x
TransFR™ rekonfiguracija (TFR)
• Ažuriranje logike na terenu dok sistem radi
Visoka I/O logička gustoća
• 256 do 2280 LUT4
• 73 do 271 I/O sa opsežnim opcijama paketa
• Podržana migracija gustine
• Pakovanje bez olova/RoHS usklađeno
Ugrađena i distribuirana memorija
• Do 27,6 Kbita sysMEM™ ugrađenog blok RAM-a
• Do 7,7 Kbita distribuirane RAM memorije
• Namenska FIFO kontrolna logika
Fleksibilni I/O bafer
• Programabilni sysIO™ bafer podržava širok spektar interfejsa:
– LVCMOS 3.3/2.5/1.8/1.5/1.2
– LVTTL
– PCI
– LVDS, Bus-LVDS, LVPECL, RSDS
sysCLOCK™ PLL-ovi
• Do dva analogna PLL-a po uređaju
• Množenje, podjela i fazni pomak
Podrška na nivou sistema
• IEEE Standard 1149.1 Skeniranje granica
• Ugrađeni oscilator
• Uređaji rade sa napajanjem od 3.3V, 2.5V, 1.8V ili 1.2V
• Programiranje unutar sistema usklađeno sa IEEE 1532