LCMXO640C-3TN144I FPGA – Programabilni gate array 640 LUTS 113 I/0
♠ Opis proizvoda
| Atribut proizvoda | Vrijednost atributa |
| Proizvođač: | Rešetka |
| Kategorija proizvoda: | FPGA - Programabilni gate array |
| RoHS: | Detalji |
| Serija: | LCMXO640C |
| Broj logičkih elemenata: | 640 LE |
| Broj U/I: | 113 U/I |
| Napon napajanja - Min: | 1,71 V |
| Napon napajanja - Maks.: | 3,465 V |
| Minimalna radna temperatura: | - 40°C |
| Maksimalna radna temperatura: | + 100°C |
| Brzina podataka: | - |
| Broj primopredajnika: | - |
| Stil montaže: | SMD/SMT |
| Paket/Kutija: | TQFP-144 |
| Pakovanje: | Pladanj |
| Marka: | Rešetka |
| Distribuirana RAM memorija: | 6,1 kbit/s |
| Visina: | 1,4 mm |
| Dužina: | 20 mm |
| Maksimalna radna frekvencija: | 500 MHz |
| Osjetljivo na vlagu: | Da |
| Broj blokova logičkog niza - LAB-ovi: | 80 LABORATORIJ |
| Radna struja napajanja: | 17 mA |
| Radni napon napajanja: | 1,8 V/2,5 V/3,3 V |
| Vrsta proizvoda: | FPGA - Programabilni gate array |
| Količina u fabričkom pakovanju: | 60 |
| Podkategorija: | Programabilni logički integrisani sklopovi |
| Ukupna memorija: | 6,1 kbit/s |
| Širina: | 20 mm |
| Težina jedinice: | 1,319 g |
Neisparljiv, beskonačno rekonfigurabilan
• Trenutno uključivanje – uključuje se za mikrosekunde
• Jedan čip, nije potrebna eksterna konfiguracijska memorija
• Odlična sigurnost dizajna, nema bitnog toka za presretanje
• Rekonfigurirajte logiku zasnovanu na SRAM-u u milisekundama
• SRAM i neizbrisiva memorija programabilne putem JTAG porta
• Podržava programiranje neisparljive memorije u pozadini
Način spavanja
• Omogućava smanjenje statičke struje do 100x
TransFR™ rekonfiguracija (TFR)
• Ažuriranje logike na terenu dok sistem radi
Visoka gustoća ulazno/izlaznih logičkih podataka
• 256 do 2280 LUT4
• 73 do 271 U/I sa širokim opcijama pakovanja
• Podržana migracija gustoće
• Ambalaža bez olova/u skladu sa RoHS propisima
Ugrađena i distribuirana memorija
• Ugrađena blok RAM memorija sysMEM™ do 27,6 Kbita
• Do 7,7 Kbita distribuirane RAM memorije
• Namjenska FIFO kontrolna logika
Fleksibilni I/O bafer
• Programabilni sysIO™ bafer podržava širok spektar interfejsa:
– LVCMOS 3.3/2.5/1.8/1.5/1.2
– LVTTL
– PCI
– LVDS, Bus-LVDS, LVPECL, RSDS
sysCLOCK™ PLL-ovi
• Do dva analogna PLL-a po uređaju
• Množenje, dijeljenje i fazni pomak takta
Podrška na nivou sistema
• IEEE standard 1149.1 granično skeniranje
• Ugrađeni oscilator
• Uređaji rade s napajanjem od 3.3V, 2.5V, 1.8V ili 1.2V
• Programiranje unutar sistema u skladu sa IEEE 1532 standardom
