SPC5634MF2MLQ80 32-bitni mikrokontroleri – MCU NXP 32-bitni MCU, Power Arch jezgra, 1.5MB Flash memorije, 80MHz, -40/+125degC, Automobilski kvalitet, QFP 144
♠ Opis proizvoda
| Atribut proizvoda | Vrijednost atributa |
| Proizvođač: | NXP |
| Kategorija proizvoda: | 32-bitni mikrokontroleri - MCU |
| RoHS: | Detalji |
| Serija: | MPC5634M |
| Stil montaže: | SMD/SMT |
| Paket/Kutija: | LQFP-144 |
| Jezgro: | e200z3 |
| Veličina programske memorije: | 1,5 MB |
| Veličina RAM-a za podatke: | 94 kB |
| Širina podatkovne magistrale: | 32-bitni |
| Rezolucija ADC-a: | 2 x 8-bitni/10-bitni/12-bitni |
| Maksimalna frekvencija takta: | 80 MHz |
| Broj U/I: | 80 U/I |
| Napon napajanja - Min: | 1,14 V |
| Napon napajanja - Maks.: | 1,32 V |
| Minimalna radna temperatura: | - 40°C |
| Maksimalna radna temperatura: | +150°C |
| Kvalifikacija: | AEC-Q100 |
| Pakovanje: | Pladanj |
| Analogni napon napajanja: | 5,25 V |
| Marka: | NXP Semiconductors |
| Tip RAM-a za podatke: | SRAM |
| Ulazno/izlazni napon: | 5,25 V |
| Osjetljivo na vlagu: | Da |
| Proizvod: | Mikrokontroler |
| Vrsta proizvoda: | 32-bitni mikrokontroleri - MCU |
| Vrsta programske memorije: | Blic |
| Količina u fabričkom pakovanju: | 60 |
| Podkategorija: | Mikrokontroleri - MCU |
| Nadzorni tajmeri: | Tajmer nadzora |
| Broj dijela Aliasi: | 935311091557 |
| Težina jedinice: | 1,319 g |
♠ 32-bitni mikrokontroleri - MCU
Ovi 32-bitni automobilski mikrokontroleri su porodica sistem-na-čipu (SoC) uređaja koji sadrže sve karakteristike porodice MPC5500 i mnoge nove funkcije uparene sa visokoperformansnom 90 nm CMOS tehnologijom kako bi se obezbijedilo značajno smanjenje troškova po funkciji i značajno poboljšanje performansi. Napredna i isplativa jezgra glavnog procesora ove porodice automobilskih kontrolera izgrađena je na Power Architecture® tehnologiji. Ova porodica sadrži poboljšanja koja poboljšavaju uklapanje arhitekture u ugrađene aplikacije, uključuje dodatnu podršku za instrukcije za digitalnu obradu signala (DSP), integriše tehnologije - kao što su poboljšana jedinica vremenskog procesora, poboljšani analogno-digitalni pretvarač u redu čekanja, Controller Area Network i poboljšani modularni ulazno-izlazni sistem - koje su važne za današnje niže primjene pogonskih sklopova. Ova porodica uređaja je potpuno kompatibilno proširenje Freescaleove porodice MPC5500. Uređaj ima jedan nivo hijerarhije memorije koji se sastoji od do 94 KB SRAM-a na čipu i do 1,5 MB interne fleš memorije. Uređaj također ima eksterni bus interfejs (EBI) za 'kalibraciju'. Ovaj eksterni magistralni interfejs je dizajniran da podrži većinu standardnih memorija koje se koriste u MPC5xx i MPC55xx porodicama.
• Radni parametri
— Potpuno statički rad, 0 MHz – 80 MHz (plus 2% frekventne modulacije – 82 MHz)
— Radni raspon temperature spoja od –40 ℃ do 150 ℃
— Dizajn niske potrošnje energije
– Disipacija snage manja od 400 mW (nominalno)
– Dizajnirano za dinamičko upravljanje napajanjem jezgra i perifernih uređaja
– Softverski kontrolisano upravljanje taktom perifernih uređaja
– Režim zaustavljanja pri niskoj potrošnji energije, sa zaustavljenim svim satovima
— Izrađeno u 90 nm procesu
— 1,2 V interna logika
— Jednostruko napajanje sa 5,0 V -10%/+5% (4,5 V do 5,25 V) sa internim regulatorom koji obezbjeđuje 3,3 V i 1,2 V za jezgro
— Ulazni i izlazni pinovi s rasponom od 5,0 V -10%/+5% (4,5 V do 5,25 V)
– 35%/65% VDDE CMOS nivoi prekidača (sa histerezom)
– Odabir histereze
– Odabirljiva kontrola brzine promjene
— Nexus pinovi napajani napajanjem od 3,3 V
— Dizajnirano s tehnikama smanjenja EMI-a
– Fazno zaključana petlja
– Frekvencijska modulacija frekvencije sistemskog takta
– Kapacitet bypassa na čipu
– Mogućnost odabira brzine promjene i snage pogona
• Visokoperformansni e200z335 core procesor
— 32-bitni programski model prema knjizi E o arhitekturi napajanja
— Poboljšanja kodiranja promjenjive dužine
– Omogućava da se skup instrukcija Power Architecture opcionalno kodira u miješanim 16-bitnim i 32-bitnim instrukcijama
– Rezultira manjom veličinom koda
— Pojedinačni problem, 32-bitni procesor kompatibilan s Power Architecture tehnologijom
— Izvršenje po nalogu i povlačenje
— Precizna obrada izuzetaka
— Jedinica za obradu podružnice
– Namjenski sabirač za izračunavanje adresa grana
– Ubrzanje grananja korištenjem bafera instrukcija za praćenje unaprijed grananja
— Jedinica za utovar/skladištenje
– Latencija opterećenja od jednog ciklusa
– Potpuno cjevovodno opremljen
– Podrška za Big i Little Endian
– Podrška za neusklađen pristup
– Nula mjehurića u cjevovodu prije upotrebe
— Trideset dva 64-bitna registra opće namjene (GPR)
— Jedinica za upravljanje memorijom (MMU) sa 16-ulaznim potpuno asocijativnim baferom za prevođenje sa rezervnim prevođenjem (TLB)
— Odvojena instrukcijska magistrala i magistrala za učitavanje/spremanje podataka
— Podrška za vektorske prekide
— Latencija prekida < 120 ns na 80 MHz (mjereno od zahtjeva za prekid do izvršenja prve instrukcije programa za obradu izuzetaka prekida)
