TMS320VC5509AZAY Digitalni procesori i kontroleri signala – DSP, DSC Digitalni procesor signala s fiksnom tačkom 179-NFBGA -40 do 85
♠ Opis proizvoda
Atribut proizvoda | Vrijednost atributa |
Proizvođač: | Texas Instruments |
Kategorija proizvoda: | Digitalni procesori i kontroleri signala - DSP, DSC |
RoHS: | Detalji |
Proizvod: | DSP-ovi |
Serija: | TMS320VC5509A |
Stil montaže: | SMD/SMT |
Paket/Kutija: | NFBGA-179 |
Jezgro: | C55x |
Broj jezgara: | 1 jezgro |
Maksimalna frekvencija takta: | 200 MHz |
L1 keš memorija instrukcija: | - |
L1 keš memorija podataka: | - |
Veličina programske memorije: | 64 kB |
Veličina RAM-a za podatke: | 256 kB |
Radni napon napajanja: | 1,6 V |
Minimalna radna temperatura: | - 40°C |
Maksimalna radna temperatura: | +85°C |
Pakovanje: | Pladanj |
Marka: | Texas Instruments |
Vrsta instrukcije: | Fiksna tačka |
Vrsta interfejsa: | I2C |
Osjetljivo na vlagu: | Da |
Vrsta proizvoda: | DSP - Digitalni procesori i kontroleri signala |
Količina u fabričkom pakovanju: | 160 |
Podkategorija: | Ugrađeni procesori i kontroleri |
Napon napajanja - Maks.: | 1,65 V |
Napon napajanja - Min: | 1,55 V |
Nadzorni tajmeri: | Tajmer nadzora |
♠ TMS320VC5509A Procesor digitalnog signala s fiksnom tačkom
Procesor digitalnog signala (DSP) fiksne tačke TMS320VC5509A zasnovan je na jezgru CPU procesora generacije TMS320C55x DSP. Arhitektura C55x™ DSP postiže visoke performanse i nisku potrošnju energije kroz povećani paralelizam i potpuni fokus na smanjenje rasipanja energije. CPU podržava internu strukturu magistrale koja se sastoji od jedne programske magistrale, tri magistrale za čitanje podataka, dvije magistrale za pisanje podataka i dodatnih magistrala namijenjenih perifernim uređajima i DMA aktivnostima. Ove magistrale pružaju mogućnost obavljanja do tri čitanja podataka i dva pisanja podataka u jednom ciklusu. Paralelno, DMA kontroler može izvršiti do dva prijenosa podataka po ciklusu, nezavisno od aktivnosti CPU-a.
C55x CPU pruža dvije jedinice za množenje i akumuliranje (MAC), od kojih je svaka sposobna za množenje od 17 bita x 17 bita u jednom ciklusu. Centralna 40-bitna aritmetičko-logička jedinica (ALU) podržana je dodatnom 16-bitnom ALU. Korištenje ALU-ova je pod kontrolom skupa instrukcija, što pruža mogućnost optimizacije paralelnih aktivnosti i potrošnje energije. Ovi resursi se upravljaju u adresnoj jedinici (AU) i jedinici podataka (DU) C55x CPU-a.
Generacija C55x DSP-a podržava skup instrukcija promjenjive širine bajtova za poboljšanu gustoću koda. Jedinica instrukcija (IU) vrši 32-bitno preuzimanje programa iz interne ili eksterne memorije i stavlja instrukcije u red čekanja za Programsku jedinicu (PU). Programska jedinica dekodira instrukcije, usmjerava zadatke ka AU i DU resursima i upravlja potpuno zaštićenim cjevovodom. Mogućnost prediktivnog grananja izbjegava ispiranja cjevovoda pri izvršavanju uvjetnih instrukcija.
Funkcije općeg ulaza i izlaza i 10-bitni A/D pretvarač pružaju dovoljno pinova za status, prekide i bitni I/O za LCD-e, tastature i medijske interfejse. Paralelni interfejs radi u dva načina rada, bilo kao slave mikrokontroleru koristeći HPI port ili kao paralelni medijski interfejs koristeći asinhroni EMIF. Serijski medij je podržan putem dvije MultiMedia Card/Secure Digital (MMC/SD) periferne jedinice i tri McBSP-a.
Periferni set 5509A uključuje eksterni memorijski interfejs (EMIF) koji omogućava pristup bez lijepljenja asinhronim memorijama poput EPROM-a i SRAM-a, kao i brzim memorijama visoke gustoće kao što je sinhroni DRAM. Dodatne periferije uključuju univerzalnu serijsku magistralu (USB), sat realnog vremena, watchdog timer, I2C multi-master i slave interfejs. Tri full-duplex višekanalna baferovana serijska porta (McBSP) omogućavaju pristup bez lijepljenja raznim serijskim uređajima industrijske klase i višekanalnu komunikaciju sa do 128 odvojeno omogućenih kanala. Poboljšani host-port interfejs (HPI) je 16-bitni paralelni interfejs koji se koristi za omogućavanje host procesoru pristupa 32K bajta interne memorije na 5509A. HPI se može konfigurirati u multipleksiranom ili nemultipleksiranom režimu kako bi se obezbijedio pristup bez lijepljenja širokom spektru host procesora. DMA kontroler omogućava kretanje podataka za šest nezavisnih konteksta kanala bez intervencije CPU-a, pružajući DMA propusnost do dvije 16-bitne riječi po ciklusu. Uključena su i dva tajmera opšte namjene, do osam namenskih GPIO (I/O) pinova opšte namjene i generisanje takta digitalne fazno zaključane petlje (DPLL).
5509A podržava nagrađivani industrijski eXpressDSP™, integrirano razvojno okruženje (IDE) Code Composer Studio™, DSP/BIOS™, standard za algoritme kompanije Texas Instruments i najveća mreža trećih strana u industriji. Code Composer Studio IDE sadrži alate za generiranje koda, uključujući C kompajler i vizualni linker, simulator, RTDX™, drajvere za emulaciju XDS510™ i module za evaluaciju. 5509A također podržava C55x DSP biblioteka koja sadrži više od 50 osnovnih softverskih kernela (FIR filteri, IIR filteri, FFT-ovi i razne matematičke funkcije), kao i biblioteke za podršku čipova i ploča.
Jezgro DSP procesora TMS320C55x kreirano je s otvorenom arhitekturom koja omogućava dodavanje hardvera specifičnog za aplikaciju kako bi se poboljšale performanse na određenim algoritmima. Hardverska proširenja na 5509A postižu savršenu ravnotežu između performansi fiksnih funkcija i programabilne fleksibilnosti, uz nisku potrošnju energije i cijenu koju je tradicionalno bilo teško pronaći na tržištu video procesora. Proširenja omogućavaju 5509A da pruži izuzetne performanse video kodeka s više od polovine propusnog opsega dostupnog za obavljanje dodatnih funkcija kao što su konverzija prostora boja, operacije korisničkog interfejsa, sigurnost, TCP/IP, prepoznavanje glasa i konverzija teksta u govor. Kao rezultat toga, jedan DSP 5509A može napajati većinu prenosivih digitalnih video aplikacija s rezervnim kapacitetom za obradu. Za više informacija pogledajte Priručnik za programere hardverskih proširenja TMS320C55x za aplikacije za slike/video (broj literature SPRU098). Za više informacija o korištenju DSP biblioteke za obradu slika, pogledajte Priručnik programera za biblioteku za obradu slika/videa TMS320C55x (broj literature SPRU037).
• Visokoperformansni, niskoenergetski, fiksni TMS320C55x™ digitalni signalni procesor
− Vrijeme ciklusa instrukcije 9,26, 6,95, 5 ns
− Taktna frekvencija 108, 144, 200 MHz
− Jedna/dvije instrukcije izvršene po ciklusu
− Dvostruki multiplikatori [Do 400 miliona množenja i akumuliranja u sekundi (MMACS)]
− Dvije aritmetičko/logičke jedinice (ALU)
− Tri interne magistrale za čitanje podataka/operanda i dvije interne magistrale za pisanje podataka/operanda
• 128K x 16-bitna RAM memorija na čipu, sastavljena od:
− 64 K bajta RAM memorije s dvostrukim pristupom (DARAM) 8 blokova od 4 K × 16 bita
− 192 K bajta RAM memorije s jednim pristupom (SARAM) 24 bloka od 4 K × 16 bita
• 64K bajta ROM memorije na čipu s jednim stanjem čekanja (32K × 16-bita)
• 8M × 16-bitni maksimalni adresabilni eksterni memorijski prostor (sinhroni DRAM)
• 16-bitna eksterna paralelna magistralna memorija koja podržava bilo koji od sljedećih načina:
− Interfejs za eksternu memoriju (EMIF) sa GPIO mogućnostima i interfejsom bez lepljenja za:
− Asinhrona statička RAM memorija (SRAM)
− Asinhroni EPROM
− Sinhroni DRAM (SDRAM)
− 16-bitni paralelni poboljšani host-port interfejs (EHPI) sa GPIO mogućnostima
• Programabilna kontrola niske potrošnje energije za šest funkcionalnih domena uređaja
• Logika emulacije zasnovana na skeniranju na čipu
• Periferni uređaji na čipu
− Dva 20-bitna tajmera
− Tajmer nadzora
− Šestokanalni kontroler za direktni pristup memoriji (DMA)
− Tri serijska porta koja podržavaju kombinaciju:
− Do 3 višekanalna baferovana serijska porta (McBSP)
− Do 2 interfejsa za multimedijalne/sigurne digitalne kartice
− Programabilni generator takta fazno zaključane petlje
− Sedam (LQFP) ili osam (BGA) GPIO (općih I/O) pinova i jedan XF (općinski izlazni pin)
− USB slave port pune brzine (12 Mbps) koji podržava masovne, prekidne i izohrone transfere
− Inter-integrirano kolo (I2C) višestruki glavni i podređeni interfejs
−Sat realnog vremena (RTC) sa kristalnim ulazom, odvojenim domenom takta, odvojenim napajanjem
− 4-kanalni (BGA) ili 2-kanalni (LQFP) 10-bitni sukcesivno aproksimirani A/D
• IEEE Std 1149.1† (JTAG) logika graničnog skeniranja
• Paketi:
− 144-terminalni niskoprofilni četverostruki ravni paket (LQFP) (PGE sufiks)
− 179-Terminal MicroStar BGA™ (niz kuglične mreže) (GHH sufiks)
− 179-terminalni MicroStar BGA™ (kuglični mrežni niz) bez olova (ZHH sufiks)
• 1,2-V jezgra (108 MHz), 2,7-V – 3,6-VI/Os
• 1,35-V jezgro (144 MHz), 2,7-V – 3,6-VI/Os
• 1,6-V jezgro (200 MHz), 2,7-V – 3,6-VI/Os
• Hibridni, električni i pogonski sistem (EV/HEV)
– Sistem za upravljanje baterijama (BMS)
– Ugrađeni punjač
– Trakcijski inverter
– DC/DC pretvarač
– Starter/generator