TMS320VC5509AZAY Digitalni procesori i kontroleri signala – DSP, DSC digitalni signalni procesor s fiksnom tačkom 179-NFBGA -40 do 85
♠ Opis proizvoda
Atribut proizvoda | Vrijednost atributa |
Proizvođač: | Texas Instruments |
Kategorija proizvoda: | Procesori i kontroleri digitalnog signala - DSP, DSC |
RoHS: | Detalji |
proizvod: | DSP-ovi |
Serija: | TMS320VC5509A |
Stil montaže: | SMD/SMT |
Paket/futrola: | NFBGA-179 |
jezgro: | C55x |
Broj jezgri: | 1 Core |
Maksimalna taktna frekvencija: | 200 MHz |
L1 keš memorija instrukcija: | - |
L1 keš memorija podataka: | - |
Veličina programske memorije: | 64 kB |
Veličina RAM-a podataka: | 256 kB |
Radni napon napajanja: | 1,6 V |
Minimalna radna temperatura: | - 40 C |
Maksimalna radna temperatura: | + 85 C |
Pakovanje: | Tray |
Brand: | Texas Instruments |
Vrsta instrukcije: | Fiksna tačka |
Vrsta interfejsa: | I2C |
Osetljivo na vlagu: | Da |
Vrsta proizvoda: | DSP - Procesori i kontroleri digitalnog signala |
Fabrička količina pakovanja: | 160 |
Podkategorija: | Ugrađeni procesori i kontroleri |
Napon napajanja - Max: | 1,65 V |
Napon napajanja - Min: | 1,55 V |
Watchdog tajmeri: | Watchdog Timer |
♠ TMS320VC5509A Digitalni signalni procesor sa fiksnom tačkom
TMS320VC5509A digitalni signalni procesor sa fiksnom tačkom (DSP) baziran je na TMS320C55x DSP generaciji CPU procesorskog jezgra.C55x™ DSP arhitektura postiže visoke performanse i nisku snagu kroz povećani paralelizam i potpuni fokus na smanjenje rasipanje energije.CPU podržava strukturu interne magistrale koja se sastoji od jedne programske magistrale, tri magistrale za čitanje podataka, dvije sabirnice za upisivanje podataka i dodatnih sabirnica namijenjenih periferiji i DMA aktivnosti.Ove magistrale pružaju mogućnost izvođenja do tri čitanja podataka i dva upisivanja podataka u jednom ciklusu.Paralelno, DMA kontroler može izvršiti do dva prijenosa podataka po ciklusu neovisno o aktivnosti CPU-a.
C55x CPU pruža dvije jedinice za višestruko akumuliranje (MAC), od kojih je svaka sposobna za 17-bitno x 17-bitno množenje u jednom ciklusu.Centralnu 40-bitnu aritmetičku/logičku jedinicu (ALU) podržava dodatni 16-bitni ALU.Upotreba ALU-a je pod kontrolom skupa instrukcija, pružajući mogućnost optimizacije paralelne aktivnosti i potrošnje energije.Ovim resursima se upravlja u adresnoj jedinici (AU) i jedinici podataka (DU) C55x CPU-a.
C55x DSP generacija podržava skup instrukcija varijabilne širine bajta za poboljšanu gustinu koda.Jedinica instrukcija (IU) izvodi 32-bitna preuzimanja programa iz interne ili eksterne memorije i stavlja u red instrukcije za programsku jedinicu (PU).Programska jedinica dekodira instrukcije, usmjerava zadatke na AU i DU resurse i upravlja potpuno zaštićenim cjevovodom.Mogućnost prediktivnog grananja izbjegava ispiranje cjevovoda pri izvršavanju uvjetnih instrukcija.
Funkcije ulaza i izlaza opšte namene i 10-bitni A/D obezbeđuju dovoljno pinova za status, prekide i bit I/O za LCD, tastature i medijske interfejse.Paralelni interfejs radi u dva načina, ili kao slave mikrokontroleru koji koristi HPI port ili kao paralelni medijski interfejs koristeći asinhroni EMIF.Serijski medij je podržan preko dvije periferne jedinice MultiMedia Card/Secure Digital (MMC/SD) i tri McBSP-a.
5509A periferni set uključuje vanjski memorijski interfejs (EMIF) koji omogućava pristup bez ljepljenja asinhronim memorijama kao što su EPROM i SRAM, kao i brzim memorijama visoke gustoće kao što je sinhroni DRAM.Dodatne periferne jedinice uključuju univerzalnu serijsku magistralu (USB), sat realnog vremena, watchdog timer, I2C multi-master i slave interfejs.Tri full-duplex višekanalna baferovana serijska porta (McBSP) obezbeđuju interfejs bez lepljenja za niz industrijskih standardnih serijskih uređaja i višekanalnu komunikaciju sa do 128 odvojeno omogućenih kanala.Unaprijeđeno sučelje host-porta (HPI) je 16-bitni paralelni interfejs koji se koristi za obezbjeđivanje pristupa host procesoru do 32K bajtova interne memorije na 5509A.HPI se može konfigurirati u multipleksiranom ili nemultipleksiranom načinu kako bi se omogućilo sučelje bez lijepljenja za široku paletu host procesora.DMA kontroler obezbeđuje kretanje podataka za šest nezavisnih konteksta kanala bez CPU intervencije, obezbeđujući DMA propusnost do dve 16-bitne reči po ciklusu.Dva tajmera opšte namene, do osam namenskih I/O pinova opšte namene (GPIO) i generisanje takta digitalne fazno zaključane petlje (DPLL) su takođe uključeni.
5509A je podržan od strane nagrađivanog eXpressDSP™, Code Composer Studio™ integrisanog razvojnog okruženja (IDE), DSP/BIOS™, standarda Texas Instruments algoritma i najveće mreže treće strane u industriji.Code Composer Studio IDE sadrži alate za generisanje koda uključujući C kompajler i Visual Linker, simulator, RTDX™, XDS510™ drajvere uređaja za emulaciju i module za evaluaciju.5509A je takođe podržan od strane C55x DSP biblioteke koja sadrži više od 50 osnovnih softverskih kernela (FIR filteri, IIR filteri, FFT i razne matematičke funkcije) kao i biblioteke podrške za čipove i ploče.
TMS320C55x DSP jezgro je kreirano sa otvorenom arhitekturom koja omogućava dodavanje hardvera specifičnog za aplikaciju radi povećanja performansi na određenim algoritmima.Hardverska proširenja na 5509A postižu savršenu ravnotežu između performansi fiksne funkcije i programabilne fleksibilnosti, istovremeno postižući nisku potrošnju energije i cijenu koju je tradicionalno bilo teško pronaći na tržištu video procesora.Ekstenzije omogućavaju 5509A da isporuči izuzetne performanse video kodeka sa više od polovine svoje propusnosti dostupne za obavljanje dodatnih funkcija kao što su konverzija prostora boja, operacije korisničkog interfejsa, bezbednost, TCP/IP, prepoznavanje glasa i konverzija teksta u govor.Kao rezultat toga, jedan 5509A DSP može napajati većinu prenosivih digitalnih video aplikacija sa dodatnim prostorom za obradu.Za više informacija, pogledajte TMS320C55x Hardverske ekstenzije za aplikacije za slike/video Reference programera (broj literature SPRU098).Za više informacija o korišćenju DSP biblioteke za obradu slike, pogledajte Referenca programera biblioteke za obradu slike/videa TMS320C55x (broj literature SPRU037).
• Procesor digitalnog signala TMS320C55x™ sa fiksnom tačkom visokih performansi male snage
− 9.26-, 6.95-, 5-ns Vrijeme ciklusa instrukcija
− 108-, 144-, 200-MHz takt
− Jedna/dvije instrukcije se izvršavaju po ciklusu
− Dvostruki množitelji [do 400 miliona množenja-akumulira u sekundi (MMACS)]
− Dvije aritmetičke/logičke jedinice (ALU)
− Tri interne sabirnice podataka/Operand za čitanje i dvije interne sabirnice podataka/Operand za pisanje
• 128K x 16-bitni RAM na čipu, koji se sastoji od:
− 64K bajtova RAM-a s dvostrukim pristupom (DARAM) 8 blokova 4K × 16-bita
− 192K bajtova RAM-a sa jednim pristupom (SARAM) 24 bloka 4K × 16-bita
• 64K bajtova ROM-a na čipu sa jednim stanjem čekanja (32K × 16-Bit)
• 8M × 16-bitni maksimalni adresabilni eksterni memorijski prostor (sinhroni DRAM)
• 16-bitna memorija vanjske paralelne sabirnice koja podržava bilo koje:
− Eksterni memorijski interfejs (EMIF) sa GPIO mogućnostima i interfejsom bez lepka za:
− Asinhroni statički RAM (SRAM)
− Asinhroni EPROM
− Sinhroni DRAM (SDRAM)
− 16-bitni paralelni poboljšani interfejs host-porta (EHPI) sa GPIO mogućnostima
• Programabilna kontrola male snage za šest funkcionalnih domena uređaja
• Logika emulacije zasnovana na skeniranju na čipu
• Periferne jedinice na čipu
− Dva 20-bitna tajmera
− Watchdog Timer
− Šestokanalni kontroler direktnog pristupa memoriji (DMA).
− Tri serijska porta podržavaju kombinaciju:
− Do 3 višekanalna baferovana serijska porta (McBSP)
− Do 2 MultiMedia/Secure Digital Card Interface
− Programabilni generator takta petlje sa faznom blokadom
− Sedam (LQFP) ili osam (BGA) I/O pinova opšte namene (GPIO) i izlazni pin opšte namene (XF)
− USB port pune brzine (12 Mbps) Slave port koji podržava masovne, prekidne i izohrone prijenose
− Inter-Integrated Circuit (I2C) Multi-Master i Slave interfejs
−Sat realnog vremena (RTC) sa kristalnim ulazom, odvojenim domenom sata, odvojenim napajanjem
− 4-kanalni (BGA) ili 2-kanalni (LQFP) 10-bitna sukcesivna aproksimacija A/D
• IEEE Std 1149.1† (JTAG) Logika skeniranja granica
• Paketi:
− 144 terminala niskog profila Quad Flatpack (LQFP) (PGE sufiks)
− 179-Terminal MicroStar BGA™ (Ball Grid Array) (GHH sufiks)
− 179-terminal MicroStar BGA™ bez olova (Ball Grid Array) (ZHH sufiks)
• 1,2-V jezgra (108 MHz), 2,7-V – 3,6-VI/Os
• 1,35-V jezgra (144 MHz), 2,7-V – 3,6-VI/Os
• 1,6-V jezgro (200 MHz), 2,7-V – 3,6-VI/Os
• Hibridni, električni i pogonski sistem (EV/HEV)
– Sistem upravljanja baterijama (BMS)
– Ugrađeni punjač
– Vučni pretvarač
– DC/DC pretvarač
– Starter/generator